

AP3768

Smart Dual-Core Audio Processor

概述

AP3768 是一款拥有 CPU 和 DSP 双核的智能音频/语音处理芯片。芯片内置有 32 位 CPU 和 32 位 DSP，配合丰富的外围控制接口，非常适合各种智能音频/语音处理系统。


该芯片配合菁音科技各种专利音频处理算法，能处理从声音输入、噪声消除、音频预补偿、音效处理到声音回放的一个完整的音频通路；仅需配备简单的外围器件即可组成高品质的音频输入/回放系统。能极大的提升产品的性能。

芯片内置 32Bits CPU，拥有良好的开发环境；内置 32Bits 音效处理 DSP，支持浮点数运算、支持 FFT，方便各种进行各种算法编写；此外，为增加运算能力，芯片还内置有一块专用的 Hardware Engine 单元，特别适合高速 FIR/IIR 运算。

芯片内置 24Bits 的 Audio Codec，具有较高的 SNR、THD。支持外置 SPI Flash，内置 112KBytesSRAM；内置 32 位 OTP Key，支持用户程序加密。

具有丰富的外围接口，包括 Full Speed USB Device、10Bits SAR ADC、SDC Controller、SPI、I2C、I2S、UART、GPIO 等。

系统框图



AP3768 系统结构图

特点

- ✧ Core: Cortex M0 32-Bit CPU
 - 96M 最高运行频率
 - 支持低功耗模式
 - 单周期 32Bit 硬件乘法器
 - 支持 SWD Debug
- ✧ Core: 32-bit DSP
 - 96MHz 运行速度
 - 32 位 DSP 支持浮点数运算
 - 内置 32 位单周期定点乘/除法和浮点乘/除法器，
 - 16K 程序 RAM 空间，16K 内部高速数据 RAM 空间
 - 可方便访问芯片内部 SRAM
 - 支持在线仿真调试
- ✧ Hardware Engine
 - 可编程，支持高速 FIR/IIR 滤波器
 - 方便辅助 32-Bit DSP 进行数据运算
- ✧ Memory
 - 112KBytes embedded SRAM，其中 96K shared with CPU/DSP
- ✧ SPI Flash 接口
 - SPI 速度可编程
 - 支持单线/4 线 SPI 模式
 - 支持 QPI 模式
- ✧ Audio Codec
 - Input Programmable Gain Amplifier(IPGA) in ADC Path(-27dB---+36dB)
 - Mic Boosted(20dB)
 - ADC 93dB A-Weighted SNR
 - ADC 93dB Dynamic Range
 - ADC -75dB THD+N
 - DAC 95dB A-Weighted SNR
 - DAC 95dB Dynamic Range
 - DAC -80dB THD+N
 - Headphone Amplify
 - ADC/DAC 支持 8K、16K、24K、32K、44.1K、48K、88.2K 等采样率

- ◇ USB 2.0 Full-Speed Device
 - 内置一颗 USB2.0 FS Device 12Mbps
 - 支持 Control、Bulk In/Out、Interrupt 和 Isochronous 传输
 - 提供 8 个可编程 Endpoints
 - 包括 4KBytes Internal SRAM 的 USB buffer
- ◇ SD Controller
 - 支持 SD/SDIO/MMC
 - 支持 1Bit/4Bit SDIO Mode
 - Variable Clock Rate: 0---50MHz
- ◇ ADC
 - 4 通道 10-Bits, 速度最高可到 1MKsps。
 - 可编程转换速度
 - 单次扫描和连续扫描转换
 - 可编程单通道或 4 通道转换
- ◇ SPI
 - 提供两组 SPI (SPI1 CS0/1) 接口, 其中一组支持从模式
 - 主模式下, 当系统主频为 96M 时候速度达 10M
 - SPI 内部提供 16Bytes FIFO
 - 提供两个片选信号
 - 支持从 SPI1 (CS0) 从模式引导系统启动
- ◇ UART
 - 提供两组 UART
 - 波特率可编程, 波特率最高支持到 1M
 - 提供 16Bytes FIFO
 - 支持从 UART0 引导系统启动
- ◇ I2C
 - 支持硬件 I2C 主模式
- ◇ GPIO
 - 最多达 25 跟 GPIO
 - GPIO 与 SPI、UART、SD Controller 等复用
- ◇ I2S
 - 支持 I2S 主从模式可编程
 - 5 通道立体声 I2S 输出/输出可编程
 - 支持 I2S 和 Left-Justify 模式

- 支持从 8K 到 96K 采样率，支持 USB 模式
- 每通道提供 4 个输入/输出 Bufer
- 支持中断模式
- ✧ 在线仿真
 - CPU 支持串行 Debug (SWD)
 - DSP 可透过 CPU 进行开发及仿真
- ✧ POWER
 - 单一 3.3V 电源供电
 - 内建 1.2V LDO，供芯片内核工作
 - 支持低功耗、睡眠模式
- ✧ eFuse
 - 32-bit for customers and system application，可用于存放加密码用于系统加密
 - 能写入一次，不能读出
 - 校验时，当写入值与 eFuse 内部值相同，返回 True，否则返回 False
- ✧ Packages
 - All Green Package (RoHS)
 - 8mm*8mm QFN68-PIN 封装

典型应用

- ◆ 音箱处理器
- ◆ USB 声卡/麦克风
- ◆ USB 音频设计
- ◆ 音频 DSP
- ◆ 汽车音频处理系统
- ◆ 麦克风阵列拾音
- ◆ AEC/ANC

序号	名称	I/O	管脚描述
1	GPIO2[8]	I/O	GPIO
2	GPIO2[9]	I/O	GPIO
3	GPIO2[10]	I/O	GPIO
4	VDD12	P	1.2V Power VDD For Core
5	GPIO0[20]	I/O	Second Function:I2S_LRCLK
6	GPIO0[21]	I/O	Second Function: I2S_BCLK
7	GPIO0[22]	I/O	Second Function:I2S_MCLK
8	GPIO0[23]	I/O	Second Function: I2S_DATA0, Note2
9	SPI_RX	I/O	SPI0_DATA1
10	SPI_HOLD	I/O	SPI0_HOLD /RESET/DATA3
11	SPI_WP	I/O	SPI0_WP /DATA2
12	/RST	I	Chip Reset Signal, Low Active
13	VDDIO	P	3.3 V IO VDD
14	GPIO0[19]	I/O	Second Function: SPI0_CS1
15	SPI_CS0	O	SPI0_CS0
16	SPI_TX	I/O	SPI0_DATA0
17	SPI_CK	O	SPI0_CLK
18	GPIO0[3]	I/O	Second Function:INT1
19	GPIO0[4]	I/O	Second Function: I2S_DATA1
20	GPIO0[5]	I/O	Second Function: I2S_DATA2
21	GPIO0[6]	I/O	Second Function: I2S_DATA3
22	GPIO0[7]	I/O	Second Function: I2S_DATA4
23	GPIO0[24]	I/O	Second Function: SD_WP; Third Function: SPI1_MOSI
24	GPIO0[25]	I/O	Second Function: SD_CD; Third Function: SPI1_MISO
25	GPIO0[26]	I/O	Second Function: SD_DATA2; Third Function: SPI1_CLK
26	GPIO0[27]	I/O	Second Function: SD_DATA1; Third Function: SPI1_CS0
27	VDD12	P	1.2V Power VDD For Core
28	GPIO0[28]	I/O	Second Function: SD_DATA0; Third Function: INTO
29	VDDIO	P	3.3 V IO VDD
30	Fsource (Note1)	P	eFuse Program Control PIN: Normal connect Digital GND
31	AVDD	P	Analog Power VDD For USB
32	DP	A	USB DP
33	DM	A	USB DM
34	GND	P	Digital Power GND
35	VDD12_O	P	1.2V Power VDD Output (Regulator Output)
36	VDD	P	3.3V Regulator Power VDD
37	AGND	P	3.3V Regulator Power GND
38	VDD12	P	1.2V Power VDD For PLL
39	VDD12	P	1.2V Power VDD For Core

40	XOUT	O	OSCO
41	XIN	I	OSCI or CLK IN
42	VDDIO	P	3.3 V IO VDD
43	VDD12	P	1.2V Power VDD For Core
44	VDDIO	P	3.3 V IO VDD
45	GPIO0[12]	I/O	Second Function: UART RX0
46	GPIO0[13]	I/O	Second Function: UART TX0
47	TEST MODE	I	Chip Test Mode, Normal Connect to GND
48	GPIO0[0]	I/O	Second Function: SCL
49	GPIO0[1]	I/O	Second Function: SDA
50	GPIO0[29]	I/O	Second Function: SD_CLK; Third Function: INT1
51	GPIO0[30]	I/O	Second Function: SD_CMD; Third Function: UART RX1
52	GPIO0[31]	I/O	Second Function: SD_DATA3; Third Function: UART TX1
53	TCK	I/O	CPU Debug TCK PIN
54	TMS	I/O	CPU Debug Data PIN
55	VDD12	P	1.2V Power VDD For Core
56	AGND	P	SAR ADC Analog GND
57	AVDD	P	SAR ADC Analog Power VDD
58	AIN0	A	SAR ADC Analog Input
59	AIN1	A	SAR ADC Analog Input
60	AIN2	A	SAR ADC Analog Input
61	AIN3	A	SAR ADC Analog Input
62	RLINEI	A	Codec ADC Right Line in/Mic2 in
63	LLINEI	A	Codec ADC Left Line in/Mic1 in
64	AVDD	P	Codec Analog Power VDD
65	VCM	P	Codec Reference Voltage, Connect to AGND With 10uF and 0.1uF Capacitances
66	AGND	P	Codec Analog GND
67	ROUT	A	Codec DAC Right channel Out
68	LOUT	A	Codec DAC Left Channel Out

Note1: Fsource is eFuse program Control PIN; If Pogram Mode: Connect Digital VDD; Normal: Connect Digital GND

Note2: I2S_Data0 与内部 Codec 的 Data 复用, 即当 I2S_Data0 为输入时, 如果选择内部 Codec 的 ADC 数据输入, 则 I2S_Data0 输入数据无效, 当 I2S_Data0 为输出时, 则输出的数据与内部 Codec 的 DAC 数据相同。

电气特性

极端工作条件

项目	符号	最小	最大	单位
模拟部分支持电压	AVDD	-0.3	3.6	V
数字部分支持电压	VDD/VDDIO	-0.3	3.6	V
模拟部分输入电压	VinA	-0.3	3.6	V
数字部分输入电压	VinD	-0.3	3.6	V
存储温度	Tstg	-50	125	°C

推荐工作条件

项目	符号	最小	典型	最大	单位
模拟操作电压	AVDD	3.0	3.3	3.6	V
数字操作电压	VDD/VDDIO	3.0	3.3	3.6	V
操作温度	Top	-40	25	85	°C

直流工作特性

项目	符号	最小	典型	最大	单位
输入高电平	VIH	0.7 VDD			V
输入低电平	VIL			0.2*VDD	V
输出 高电平	VOH	0.8* VDD			V
输出低电平	VOL			0.4	V
输入漏电流	IL	-10		30	uA
输入电容	CI			10	pF

交流工作特性

LOUT/ROUT from DAC(Fs=48KHz temperature=25°C)

Symbol	Description	Condition	Min	Typ	Max	Unit
0 dBFS	Full-scale output voltage	At the full-scale digital input	-	0.85 * VCC33A	-	Vpp
SNR	Signal-to-noise ratio	VCC33A = 3.3 V at -172 dBFS	90	96	-	dBFS
DR	Dynamic range	VCC33A = 3.3 V at -60 dBFS	90	96	-	dBFS
THD+N	Total harmonic distortion plus noise ratio	VCC33A = 3.3 V at -6.0 dBFS	-	-	-80	dBFS
	DAC channel separation	-	80	90	-	dB
	Mute attenuation	0 dBFS	80	90	-	dB
	Output load	-	1.0	10	-	kΩ

Line Input(RLINEIN/LLINEIN) to ADC(Fs=48KHz temperature=25°C)


Symbol	Description	Condition	Min	Typ	Max	Unit
0 dBFS	Full-scale input voltage	At the full-scale digital input	-	0.85 * VCC33A	-	Vpp
SNR	Signal-to-noise ratio	VCC33A = 3.3 V at -120dBFS	88	93	-	dBFS
DR	Dynamic range	VCC33A = 3.3 V at -60 dBFS	88	93	-	dBFS
THD+N	Total harmonic distortion plus noise ratio	VCC33A = 3.3 V at -6.0 dBFS	-	-75	-70	dBFS
	PGA volume control of the record path	1.0 dB/Step	-27	-	+36	dB
	Mute attenuation	-	80	90	-	dB
Rin	Line input resistance	-	-	35	-	kΩ

Analogy reference level

Symbol	Description	Condition	Min	Typ	Max	Unit
VCM	Reference voltage	VCM with capacitances (10 μF and 0.1 μF)	VCC33A/2 - 50 mV	VCC33A/2	VCC33A/2 + 50 mV	V

封装形式

68QFN 8mm*8mm



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
Al	—	0.02	0.05
b	0.15	0.20	0.25
bl	0.14REF		
c	0.18	0.20	0.25
D	7.90	8.00	8.10
e	0.40BSC		
Nd	6.40BSC		
E	7.90	8.00	8.10
Ne	6.40BSC		
L	0.35	0.40	0.45
K	0.20	—	—
h	0.30	0.35	0.40
h1	0.04REF		
h2	0.10REF		

尺寸代码	SYMBOL	MILLIMETER
210*210	D2	5.49±0.10
	E2	5.49±0.10

注：EPAD 是芯片的 GND（Digital GND）。